中国科学网手机版

首页 > 科技 > 资讯 > 文章详情页

西部数据公布RISC-V自研架构SweRV

据相关媒体报道,本周,西部数据(Western Digital)针对其去年推出的RISC-V处理器计划发布了三项重要公告,包括基于RISC-V指令集的自研通用架构SweRV和开源的SweRV指令集模拟器(ISS),以及基于以太网OmniXtend的缓存一致性技术。

据了解,西部数据的SweRV架构是一个32bit顺序执行架构,具有双向超标量设计和9级流水线,采用28nm工艺技术实现,运行频率高达1.8GHz,可提供4.9 CoreMark/MHz的模拟性能,略高于Arm的Cortex A15架构。西部数据将从2019年第一季度开始将其作为开源产品提供给第三方,希望通过第三方的使用,推动硬件和软件开发人员最终采用RISC-V指令集。

同时西部数据还推出了开源的SweRV指令集模拟器(ISS)。该程序使软件设计人员能够在SweRV内核上模拟其代码的执行,简化程序的开发,这对于推动RISC-V的采用非常重要。

西部数据预计硬件和软件将用于大数据和快速数据应用的各种解决方案,包括闪存控制器和SSD。且从明年Q1开始,西部数据将把SweRV架构作为开源产品提供给第三方,希望推动硬件和软件开发人员最终采用RISC-V指令集。


【版权声明】凡本站未注明来源为"中国科学网"的所有作品,均转载、编译或摘编自其它媒体,转载、编译或摘编的目的在于传递更多信息,并不代表本站及其子站赞同其观点和对其真实性负责。其他媒体、网站或个人转载使用时必须保留本站注明的文章来源,并自负法律责任。 中国科学网对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。

 
 
 

分类导航

关于我们 | 网站地图 | 网站留言 | 广告服务 | 联系我们 [email protected]

版权所有 中国科学网www.minimouse.com.cn

{"remain":4999972,"success":1}http://www.minimouse.com.cn/plan/2018/1207/47069.html